

1. Specification

Output signal spec.

	<i>1</i> ++¥	
坦日	<u></u>	
Dot Clock Frequency		100KHz ∼ 135.0MHz
	Dual Clock	200KHz ~ 270.0MHz
	Quad Clock	400KHz ~ 300.0MHz
	Transmitter IC の性能により制約されます。	
Frame Frequency	60Hz(標準) / 120Hz(倍速)	
Resolution	WXGA	1280 × 786
	WXGA	1280 × 800
	WXGA	1366 × 768
	F-HD	1920 × 1080
	Max.	2048 × 2048
Output RGB Signal	10Bit LVDS Output	
制御信号可変範囲	水平同期幅	2 ~ 2048 Dot Clock
	水平ブランク幅	2 ~ 2048 Dot Clock
	水平表示周期	2 ~ 2048 Dot Clock
	水平周期	4 ~ 4096 Dot Clock
	垂直同期幅	1 ~ 2048 Line
	垂直ブランク幅	1 ~ 2048 Line
	垂直表示周期	1 ~ 2048 Line
	垂直周期	2 ~ 4096 Line
出力制御信号	Dot Clock / HD / VD / DE(ch1/ch2)	
	塗りつぶし等の標準 Pattern	
表示 Pattern Data	縦 / 横 方向の階調(2/4/8/16/32/64/128/256)	
	縦 / 横 方向の特殊階調(2/4/8/16/32/64/128/256)	
	縦 / 横 方向の Color Bar	
	RGB Checker / 1dot Checker / Flicker	
	Window(Single / Cross / Matrix / Frame)	
	Frame Frequency Resolution Output RGB Signal 制御信号可変範囲 出力制御信号	Bingle Clock Dual Clock Quad Clock Quad Clock Transmitter IC の性能により Frame Frequency 60Hz(標準) / 120Hz(倍速) WXGA WXGA WXGA WXGA F-HD Max. Output RGB Signal 10Bit LVDS Output 水平同期幅 水平ブランク幅 水平表示周期 水平周期 垂直同期幅 垂直ブランク幅 垂直表示周期 垂直周期 出力制御信号 Dot Clock / HD / VD / DE(ch 塗りつぶし等の標準 Pattern 縦 / 横 方向の階調(2/4/8/16) 縦 / 横 方向の特殊階調(2/4/8/16) 縦 / 横 方向のでは Bar RGB Checker / 1dot Checker




No.	項目	仕様	
8	32Dots × 32Dots(繰り返し Pat.)	Full color 対応	
9	8bit color bitmap	Full color 対応 最大 2048 × 2048 の自然画表示可能	
10	I ² C EEPROM Read/Write (option)	EDID 対応 LCD Module に内蔵の PnP 用 EEPROM の Read/Write に対応	
11	Auto gradation up/down	垂直同期信号に同期して 1 ~ 16 Frame 単位で増減可能	
12	Dot Clock Delay Line	CMOS Interface 使用時にハーネスの影響を吸収する 為、Dot Clock を data に対して位相調整が可能	
13	LCD Module 設定数	400 機種(CF Card 容量に依存)	

• Output voltage spec.

No.	項目	仕様	
1	出力電圧(0.1V Step 設定可)	VLCD1	2.5V ~ 14.0V
		VLCD2	2.5V ~ 14.0V
2	出力電流	VLCD1	5A(Max)
		VLCD2	5A(Max)
3		VLCD1	1 ~ 2000(ms)
	ON Sequence	VLCD2	1 ~ 2000(ms)
		Signal	1 ~ 2000(ms)
4		VLCD1	1 ~ 2000(ms)
	OFF Sequence	VLCD2	1 ~ 2000(ms)
		Signal	1 ~ 2000(ms)




Pattern Setting






Preview Window




BITMAP Editor






Timing Setting



Power Setting



(注)装置には VBL は搭載致しません。