ブログの更新は2月後半の予定でした。しかし新型コロナウイルスの影響も小さくは無く、残念ながら本業の引き合いも少なくなり、色々と考えていると既に3月末。何の内容を書こうかと迷いましたが、ここは前向きに弊社の新製品紹介とさせて頂きます。それはDisplayPort出力の簡易信号発生基板です。型番はiM1640となります。

***

8.1Gbps対応の DisplayPort簡易信号発生器の開発

ここ最近、DisplayPort Signal Generatorの引合いで8.1Gbps対応の要望が増えています。弊社の従来機種は最大速度が5.4Gbpsです。

iM1283：http://www.isx.co.jp/jp/module/im1283/

iM1427：http://www.isx.co.jp/jp/module/im1427/

上記2機種は、Xilinx社のFPGA Artix7とKintex7を使用しています。Kintex7はDevice上限周波数が8.0Gbpsであり、FPGAの性能がもう少し良ければiM1427の改良で8.1Gbps対応できたのですが、仕様違反では仕方ありません。その為に、これらの後継機種の開発を進めることになりました。装置名はiM1640です。

Specification

Xilinx社のFPGAで8.1Gbpsに対応可能なDeviceは下記の3種です。

• Kintex Ultrascale
• Kintex Ultrascale+
• Zynq Ultrascale+ MPSoC

今回の挑戦課題は下記となります。

1. MPSoCの採用。
2. system memoryにDDR4 SDRAMを採用。(可能な限りの高速動作)
3. DDR4 memory搭載の基板設計。(Simulation実行)
4. DisplayPort 8.1Gbpsと高速のため、出力にbufferを追加。

DisplayPort IP

今回採用するMPSoCにはDisplayPort回路が搭載されています。これを使用すれば簡単に信号出力できますが、対応周波数が上限5.4Gbpsです。今回の用途には使用できません。

　Xilinx社が提供するDisplayPort IPは8.1Gbpsに対応しています。

https://www.xilinx.com/products/intellectual-property/ef-di-displayport.html

欠点として、eDPの追加機能であるPSR, MSO等に対応していません。MST（monitorを数珠つなぎして2画面以上を表示する機能）には対応していますが、この機能の要望はこれまでありませんでした。

PSR等はeDPの必須条件と思います。今回もIPは買い物ではなくsource codeからの設計となります。iM1283、iM1427のsource codeがあるので、1からの設計では無く8.1Gbps対応のための高速化改造とUltrascaleへの対応が主な変更になります。

これまで5.4Gbps出力時にFPGAは270MHzで動作していました。このまま8.1Gbpsにすると、内部周波数は405MHzになりUltrascale+であっても動作できません。回路の並列度を上げて動作周波数を下げる大幅修正が必要になります。

iM1283、iM1427では、4lane出力の標準的なDisplayPort回路を搭載しました。iM1283は1個、iM1427は同じIPを2個搭載しています。

iM1427の2個のIPは互いに独立しており8laneを連動動作させる機能はありません。(左右に違う画像を表示は可能なので、左右分割画面のdisplayの点灯はできました)

今回新規に設計するにあたり、8laneとして動作できるように一体化した回路にします。もちろん4laneのパネルを2枚接続して同じ絵を表示することも、8laneを使用して左右分割画像の表示も可能です。

完成予定

現在、基板実装が完了して動作確認を開始しているところです。

DisplayPort IP以外に、Znyq  MPSoCの初採用など新規要素が多いため検証に時間をとられています。

　4月中頃には、お披露目できるのでと思います。次回には、完成したSGの紹介を予定します。